資源描述：
《使用vhdl進行分頻器設(shè)計》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、使用VHDL進行分頻器設(shè)計作者：ChongyangLee摘要使用VHDL進行分頻器設(shè)計作者：ChongyangLee本文使用實例描述了在FPGA/CPLD上使用VHDL進行分頻器設(shè)計，包括偶數(shù)分頻、非50%占空比和50%占空比的奇數(shù)分頻、半整數(shù)（N+0.5）分頻、小數(shù)分頻、分數(shù)分頻以及積分分頻。所有實現(xiàn)均可通過SynplifyPro或FPGA生產(chǎn)廠商的綜合器進行綜合，形成可使用的電路，并在ModelSim上進行驗證。目錄概述.....................................
2、..................................................................................................1計數(shù)器..................................................................................................................................1普通計數(shù)器.............
3、.....................................................................................................1約翰遜計數(shù)器.............................................................................................................3分頻器..............................
4、....................................................................................................4偶數(shù)分頻器..................................................................................................................4奇數(shù)分頻器.........................
5、.........................................................................................6半整數(shù)分頻器.............................................................................................................9小數(shù)分頻器........................................
6、........................................................................11分數(shù)分頻器................................................................................................................15積分分頻器.....................................................
7、...........................................................18概述分頻器是數(shù)字電路中最常用的電路之一，在FPGA的設(shè)計中也是使用效率非常高的基本設(shè)計?；贔PGA實現(xiàn)的分頻電路一般有兩種方法：一是使用FPGA芯片內(nèi)部提供的鎖相環(huán)電路，如ALTERA提供的PLL（PhaseLockedLoop），Xilinx提供的DLL（DelayLockedLoop）；二是使用硬件描述語言，如VHDL、VerilogHDL等。使用鎖相環(huán)電路有許多優(yōu)點，如
8、可以實現(xiàn)倍頻；相位偏移；占空比可調(diào)等。但FPGA提供的鎖相環(huán)個數(shù)極為有限，不能滿足使用要求。因此使用硬件描述語言實現(xiàn)分頻電路經(jīng)常使用在數(shù)字電路設(shè)計中，消耗不多的邏輯單元就可以實現(xiàn)對時鐘的操作，具有成本低、可編程等優(yōu)點。計數(shù)器計數(shù)器是實現(xiàn)分頻電路的基礎(chǔ)，計數(shù)器有普通計數(shù)器和約翰遜計數(shù)器兩種。這兩種計數(shù)器均可應(yīng)用在分頻電路中。普通計數(shù)器最普通的計數(shù)器是加法（或減法）計數(shù)器。下面是加法計數(shù)器的VHDL實現(xiàn)，其SynplifyPro下的RTLView如圖1所示。--fileName:rip
