資源描述：
《數控分頻器的VHDL設計.doc》由會員上傳分享，免費在線閱讀，更多相關內容在教育資源-天天文庫。
1、廣州大學學生實驗報告實驗室：電子信息樓317EDA2017年11月1日學院機電學院年級、專業(yè)、班電信151姓名蘇偉強學號1507400051實驗課程名稱可編程邏輯器件及硬件描述語言實驗成績實驗項目名稱實驗6數控分頻器的VHDL設計指導老師秦劍一實驗目的a)學習數控分頻器的設計、分析和測試方法；二實驗原理a)數控分頻器的功能就是當在輸入端給定不同輸入數據時，將對輸入的時鐘信號有不同的分頻比。三實驗設備a)EDA實驗箱，示波器四實驗內容和結果a)分析程序各語句功能，設計原理，邏輯功能，并詳述P_REG,和P_DIV的功能。程序如圖1設計原理：本程序設計的主要思路是，設計一個單向計數
2、器，從預置數D（起點）開始計數，計數到設定的最大值（0XFF），輸出信號POUT取反，與此同時，計數器回歸到預置數起點D繼續(xù)計數，繼續(xù)計數到最大值后，POUT再次取反，如此往復，產生了一個原始時鐘信號的分頻信號POUT，頻率為P_SEG的功能：P_SEG部分負責從計數起點D，在每一次時鐘的上升沿往上計數，并且在計數到OXFF的時候產生一個信號FULL=1，傳遞到P_DIV進行動作處理。P_DIV的功能：P_DIV的觸發(fā)信號是FULL=0到FULL=1的上升沿跳變，意思就是說，當計數到TOP值的時候，P_DIV會產生動作，具體的動作是將電平CNT2取反，然后賦值給輸出FOUT，使
3、得輸出也取反。可以看到隨著計數不斷從起點計數到滿值，在滿值的時候對輸出電平進行取反，可以得到一個占空比為50%的方波信號，該信號的頻率是b)如圖2是程序的仿真波形圖圖2可以看到隨著計數起點D的升高，計數到最大值OXFF所需要的時間更短了，也就是說電平取反的周期更短了，得到的輸出信號的頻率必然升高，同時也符合的變換規(guī)律。c)目標器件為EP3C40Q240，電路選擇模式1,鍵2/鍵1（PIO7-PIO0）負責輸入8位預置數D,CLK接clock0,FOUT接揚聲器，通過查找芯片引腳手冊，找到對應的PIN腳，并且設置assignmenteditor引腳映射，如圖3所示：圖3d)下載程
4、序到開發(fā)板，可以看到，隨著輸入的D越來越大，蜂鳴器的聲音越來越尖銳，說明輸出信號的頻率越來越高，接示波器，這里改變高四位（從0-F），低四位不變，觀察示波器波形以及頻率如圖所示：a)思考題:設計一個正負脈沖寬度可控的分頻器，輸出正負脈沖寬度由兩個8位輸入控制。i.程序如圖所示圖設計思路：設計的思路類似于單片機占空比可調PWM波的原理，增加了2個輸入端口，分別是MAXH和MAXL，MAXH是輸出高電平的時候計數器計數的最大值（計數上限值），MAXL是輸出為低電平的時候計數器計數的最大值（計數上限值），兩個計數最大值（計數上限值）分別控制著輸出FOUT高電平還有低電平脈沖的寬度（占
5、空比），通過不同的MAXL,MAXH輸入實現高電平還有低電平脈沖寬度可調。a)程序的波形仿真分析：可以看到，調整高電平還有低電平計數的上限值MAXH,MAXL，可以控制輸出FOUT波形高電平還有低電平的占空比。五實驗分析總結a)例6-1各語句的原理還有功能分析如實驗過程所述。b)P_SEG還有P_DIV的功能分析如實驗過程所述。c)例6-1的波形仿真如實驗過程所述。d)實用示例：i.單片機內部通過對系統(tǒng)時鐘的分頻可以讓不同的外設工作在不同的頻率下，有利于系統(tǒng)性能和功耗的控制。ii.單片機內部用于產生特定頻率的PWM波（PulseWidthModulation）。iii.用于制作
6、單片機的定時器，是中斷系統(tǒng)不可或缺的組成部分。e)實驗過程中遇到的問題：i.在做思考題的時候，在修改程序代碼的時候，錯誤的使用了以下語句IF條件語句THEN順序語句ELSIF條件句THEN順序語句---ELSE順序語句ENDIF應該和C語言的elseif區(qū)別開來啊，這里關鍵詞elsif設定多個判定條件，任一個分支順序語句的執(zhí)行條件是以上各分支所確定條件的相與（同時成立），即語句中順序語句的執(zhí)行條件具有向上邏輯相與的功能。ii.記得在使用IF后要ENDIF,為了避免錯誤，可以在寫程序的時候在寫IF的時候同時把ENDIF寫出來，以免忘記。
