分頻器的VHDL設(shè)計(jì).doc

分頻器的VHDL設(shè)計(jì).doc

ID:48594415

大?。?27.50 KB

頁數(shù):5頁

時(shí)間:2020-02-26

分頻器的VHDL設(shè)計(jì).doc_第1頁
分頻器的VHDL設(shè)計(jì).doc_第2頁
分頻器的VHDL設(shè)計(jì).doc_第3頁
分頻器的VHDL設(shè)計(jì).doc_第4頁
分頻器的VHDL設(shè)計(jì).doc_第5頁
資源描述:

《分頻器的VHDL設(shè)計(jì).doc》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、洛陽理工學(xué)院實(shí)驗(yàn)報(bào)告系部計(jì)算機(jī)與信息工程系班級學(xué)號姓名課程名稱PLD原理與應(yīng)用實(shí)驗(yàn)日期2012.11.12實(shí)驗(yàn)名稱實(shí)驗(yàn)四分頻器的VHDL設(shè)計(jì)成績實(shí)驗(yàn)?zāi)康模?、練習(xí)應(yīng)用QUARTUSⅡ開發(fā)環(huán)境2、練習(xí)文件的建立,改編,編程,調(diào)試,修改,仿真。3、學(xué)會(huì)設(shè)計(jì)奇數(shù)、偶數(shù)、半整數(shù)分頻器。實(shí)驗(yàn)條件:裝有QUARTUSⅡ軟件的電腦實(shí)驗(yàn)內(nèi)容與步驟:一、實(shí)驗(yàn)內(nèi)容:練習(xí)占空比為50%的任意奇數(shù)次分頻半整數(shù)分頻偶數(shù)次分頻。二、實(shí)驗(yàn)步驟:1:建立工作文件夾和編譯設(shè)計(jì)文件。(1)新建一個(gè)文件夾。首先利用Windows資源管理器,在EDA默認(rèn)

2、的工作庫(work)中新建一個(gè)文件夾命名CNT10。(2)輸入源程序。打開QUARTUSⅡ,選擇File-New命令。在新建窗口中的DesignFile欄選擇編譯文件的語言類型即VHDLFile選項(xiàng)。然后再VHDL文本編譯奇數(shù)次分頻:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT10ISPORT(CLK:INSTD_LOGIC;K_OR,K1,K2:OUTSTD_LOGIC);END;ARCHITECTU

3、REBHVOFCNT10ISSIGNALC1,C2:STD_LOGIC_VECTOR(2DOWNTO0);SIGNALM1,M2:STD_LOGIC;BEGINPROCESS(CLK,C1)BEGINIFRISING_EDGE(CLK)THENIF(C1="110")THENC1<="000";ELSEC1<=C1+1;ENDIF;IF(C1="001")THENM1<=NOTM1;ELSIF(C1="100")THENM1<=NOTM1;ENDIF;ENDIF;ENDPROCESS;PROCESS(CLK,C2)

4、BEGINIFFALLING_EDGE(CLK)THENIF(C2="110")THENC2<="000";ELSEC2<=C2+1;ENDIF;IF(C2="001")THENM2<=NOTM2;ELSIF(C2="100")THENM2<=NOTM2;ENDIF;ENDIF;ENDPROCESS;K1<=M1;K2<=M2;K_OR<=M1ORM2;ENDBHV;半整數(shù)次分頻:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.AL

5、L;ENTITYCNT25ISPORT(CLK:INSTD_LOGIC;K1:OUTSTD_LOGIC);END;ARCHITECTUREBHVOFCNT25ISSIGNALC1,C2:STD_LOGIC_VECTOR(2DOWNTO0);BEGINPROCESS(CLK,C1)BEGINIFRISING_EDGE(CLK)THENIF(C1="100")THENC1<="000";ELSEC1<=C1+1;ENDIF;ENDIF;ENDPROCESS;PROCESS(CLK,C2)BEGINIFFALLING_E

6、DGE(CLK)THENIF(C2="100")THENC2<="000";ELSEC2<=C2+1;ENDIF;ENDIF;ENDPROCESS;K1<="1"WHENC1="000"ORC2="010"ELSE"0";ENDBHV;偶數(shù)次分頻:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT4ISPORT(CLK:INSTD_LOGIC;K1:OUTSTD_LOGIC);END;ARCHITECTURE

7、BHVOFCNT4ISSIGNALC1:STD_LOGIC_VECTOR(2DOWNTO0);SIGNALM1:STD_LOGIC;BEGINPROCESS(CLK,C1)BEGINIFRISING_EDGE(CLK)THENIF(C1="011")THENC1<="000";ELSEC1<=C1+1;ENDIF;IF(C1="001")THENM1<=NOTM1;ELSIF(C1="011")THENM1<=NOTM1;ENDIF;ENDIF;ENDPROCESS;K1<=M1;ENDBHV;(3)文件存盤。選擇

8、File—Saveas命令,找到已經(jīng)建立的文件夾cnt10,存盤文件名應(yīng)該與實(shí)體名一致,即cnt10.vhd。當(dāng)出現(xiàn)問句“Doyouwanttocreat····”單擊“是”按鈕。2:創(chuàng)建工程。(1)建立新工程管理窗口。單擊對話框第二欄右側(cè)“···”按鈕,找到文件夾d:workcnt10,選中已存盤文件cnt10.vhd,再單擊“打開”按鈕。(2)將設(shè)計(jì)

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時(shí)聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請聯(lián)系客服處理。