資源描述：
《實(shí)驗(yàn)六數(shù)控分頻器的設(shè)計(jì).doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、·可編程邏輯設(shè)計(jì)——實(shí)驗(yàn)六報(bào)告學(xué)院：物理與信息工程學(xué)院專業(yè)：通信工程年級：2007級班級：二班學(xué)號：姓名：林明明指導(dǎo)老師：楊秀芝實(shí)驗(yàn)六數(shù)控分頻器的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康模簩W(xué)習(xí)數(shù)控分頻器的設(shè)計(jì)和測試方法。二、實(shí)驗(yàn)原理：數(shù)控分頻器的功能為在不同輸入信號時(shí)，對時(shí)鐘信號進(jìn)行不同的分頻，在輸出端輸出不同頻率的信號。該電路可以用具有并行預(yù)置功能的加法計(jì)數(shù)器實(shí)現(xiàn)，方法是對應(yīng)不同的輸入信號，預(yù)置數(shù)（初始計(jì)數(shù)值）設(shè)定不同的值，計(jì)數(shù)器以此預(yù)置數(shù)為初始狀態(tài)進(jìn)行不同模值的計(jì)數(shù)，當(dāng)計(jì)數(shù)器的狀態(tài)全為1時(shí)，計(jì)數(shù)器輸出溢出信號。用計(jì)數(shù)器的溢出信號作為輸出信號或輸出信號的控制值，使輸出信號的頻率受控于輸入的預(yù)置數(shù)。電路
2、輸出波形圖：三、實(shí)驗(yàn)內(nèi)容：1）根據(jù)實(shí)驗(yàn)原理畫出電路框圖，并計(jì)算在不同預(yù)置數(shù)時(shí)輸出信號的頻率與時(shí)鐘頻率的比值。2）編寫實(shí)現(xiàn)數(shù)控分頻器的VHDL程序。要求輸出信號的占空比盡量為50％。提示：可以將計(jì)數(shù)器溢出信號輸出給一個(gè)翻轉(zhuǎn)觸發(fā)器，溢出信號的邊沿作為觸發(fā)器的觸發(fā)信號，觸發(fā)器的輸出就是分頻器的輸出（注意計(jì)數(shù)器初始計(jì)數(shù)值與輸出頻率之間的關(guān)系）。3）用QuartusII對設(shè)計(jì)進(jìn)行編譯、綜合、仿真，給出仿真波形和時(shí)序分析數(shù)據(jù)。4）通過QuartusII集成環(huán)境，將設(shè)計(jì)下載到實(shí)驗(yàn)電路上進(jìn)行硬件測試。輸入不同的clk信號和不同的輸入控制信號，測試輸出波形。管腳鎖定：clkclk143D(3)PI
3、O2330SW1D(2)PIO2435SW2D(1)Pio2536SW3D(0)PIO2637SW4FoutPIO1929LED12四、思考題：如果需要進(jìn)行奇數(shù)分頻（如3分頻），能否夠保持輸出波形的占空比為50％？如果不能，如何使占空比盡量接近50％；如果可以，應(yīng)如何做？五、實(shí)驗(yàn)結(jié)果：數(shù)控分頻器的原理框圖：數(shù)控分頻器輸出頻率與輸入時(shí)鐘的關(guān)系：答：數(shù)控分頻器輸出頻率與輸入時(shí)鐘頻率成正比。對于相同的計(jì)數(shù)器初始計(jì)數(shù)值，如果時(shí)鐘頻率變大（或縮?。樵瓉淼膎倍，那么數(shù)控分頻器輸出頻率也將變大（或縮小）為原來的n倍。數(shù)控分頻器的VHDL描述：libraryieee;useieee.std_l
4、ogic_1164.all;useieee.std_logic_unsigned.all;entitydvfisport(clk:instd_logic;d:instd_logic_vector(3downto0);fout:outstd_logic);end;architecturebhvofdvfissignalfull:std_logic;beginp_reg:process(clk)variablecnt8:std_logic_vector(3downto0);beginifclk'eventandclk='1'thenifcnt8="1111"thencnt8:=d;f
5、ull<='1';elsecnt8:=cnt8+1;full<='0';endif;endif;endprocessp_reg;p_div:process(full)variablecnt2:std_logic;beginiffull'eventandfull='1'thencnt2:=notcnt2;ifcnt2='1'thenfout<='1';elsefout<='0';endif;endif;endprocessp_div;end;仿真波形：測試結(jié)果及分析：隨著d的改變，輸出信號fout頻率發(fā)生變化，在實(shí)驗(yàn)箱上看到LED燈的閃動(dòng)頻率發(fā)生了明顯的變化。如此，電路的分頻的功能
6、得到驗(yàn)證?！净卮饐栴}】如果需要進(jìn)行奇數(shù)分頻（如3分頻），能否夠保持輸出波形的占空比為50％？如果不能，如何使占空比盡量接近50％；如果可以，應(yīng)如何做？答：可以實(shí)現(xiàn)占空比為50%奇數(shù)N倍分頻，方法是：首先進(jìn)行上升沿觸發(fā)進(jìn)行模N計(jì)數(shù)，計(jì)數(shù)選定到某一個(gè)值進(jìn)行輸出時(shí)鐘翻轉(zhuǎn)，然后經(jīng)過（N-1）/2再次進(jìn)行翻轉(zhuǎn)得到一個(gè)占空比非50%奇數(shù)N分頻時(shí)鐘。再者同時(shí)進(jìn)行下降沿觸發(fā)的模N計(jì)數(shù)，到和上升沿觸發(fā)輸出時(shí)鐘翻轉(zhuǎn)選定值相同值時(shí)，進(jìn)行輸出時(shí)鐘時(shí)鐘翻轉(zhuǎn)，同樣經(jīng)過（N-1）/2時(shí)，輸出時(shí)鐘再次翻轉(zhuǎn)生成占空比非50%的奇數(shù)N分頻時(shí)鐘。兩個(gè)占空比非50%的N分頻時(shí)鐘相或運(yùn)算，得到占空比為50%的奇數(shù)N分頻時(shí)
7、鐘。
