資源描述：
《基于verilog-hdl與cpld的分頻器設計-本科畢業(yè)論文》由會員上傳分享，免費在線閱讀，更多相關內容在學術論文-天天文庫。
1、摘要在復雜的數字邏輯電路中，經常會用到不同的時鐘信號。本文主要介紹了在MAX+PlusII開發(fā)軟件下得用Verilog硬件描述語言來設計分頻器。在進行分頻器設計時，采用的是一種逐層深入的設計理念，由易到難、由淺入深?？蓪崿F2-256之間的任意奇數、偶數、半整數分頻。此外，本文還介紹了Altera公司的EP1K100QC208-3型CPLD，使得分頻器的設計顯得更加實際化，從而也體現了一種實踐求真知的求學理念。關鍵詞:VerilogHDL;CPLD;數字邏輯電路設計;VHDL咸陽師范學院07屆本科畢業(yè)設計AbstractInthecomplex
2、numerallogiccircuit,thedifferentclocksignalcanbeusedfrequently.ThisarticlemainlyintroducedundertheMAX+PlusIIdevelopmentsoftwaretodescriptthefrequencydividerwiththeVeriloghardwaredescriptionlanguage.Whencarriesonthefrequencydividerdesigns,usedonekindofdesignideawiththelevelt
3、horough,fromthesimpletothedifficult,fromtheshallowtothedeep.Mayrealize2-256betweenfreeoddnumber,theevennumber,thehalfIntegerfrequencydivision.Inaddition,thisarticlealsointroducedAlteraCorporation'sEP1K100QC208-3CPLD,itcausesthefrequencydivider’sdesignmoreactually,thusalsoma
4、nifestedonepracticetoaskthetrueknowledgetostudyidea.Keywords:VerilogHDL;CPLD;Numerallogiccircuitdesign;VHDL2基于VerilogHDL與CPLD的分頻器設計引言計算機技術和微電子工藝的發(fā)展，使得現代數字系統(tǒng)的設計和應用進入了新的階段。電子設計自動化（EDA）技術在數字系統(tǒng)設計中起的作用越來越重要，新的工具的設計方法不斷推出，可編程邏輯器件不斷增加新的模塊，工能越來越強，硬件設計語言也順應形[1]勢，推出新的標準，更加好用，更加便捷。本文主
5、要以CPLD和VerilogHDL硬件描述語言對分頻器的設計為主線。Max+PlusII軟年工具也在設計中發(fā)揮了重要作用，它為分頻器的設計提代了平臺和工具，它將設計者的設計思想自動、高效地轉化為物理電路或網表結構，并以直觀、便捷的形式提供了仿真模擬手段[2]。本文共5部分，第1部分對EDA技術及其發(fā)展趨勢進行綜述，并著重介紹了CPLD器件。第2部分介紹的是偶數分頻器的原理及設計方法。第3部分是對第2部分的延深與擴充，它主要介紹的是奇數分頻。第四部分介紹的是小數分頻。第5部分針對Altera公司的EP1K100QC208-3型CPLD在Max+
6、PlusII中的應用進行了介紹。分頻器的設計與EDA技術是不斷發(fā)展變化的，要掌握分頻器設計和EDA技術的精髓，需要設計者在不斷實踐的過程中不懈的摸索和積累，逐步提高自己的設計水平。本文在設計中有不少的缺限，希望詩刊給予批評指正。1CPLD與硬件描述語言簡介數字系統(tǒng)的設計和實現離不開CPLD/FPGA器件，因為很多數字系統(tǒng)是基于CPLD/FPGA器件實現的，本文的設計實現基于Altera公司的EP1K100QC208-3,該芯片屬于ACEX1K系列。ACEX1K系列器件是Altera公司近期推出的新型CPLD產品。該器件基于SRAM，結合查找表
7、（LUT）和嵌入式陣列塊（EAB）提供了高密度結構，可提供10000到100000可用門，每個嵌入式陣列塊增加到16位寬可實現雙端口，RAM位增加到49125個。其多電壓引腳可以驅動2.5V、3.3V、5.0V器件，也可以被這些電壓所驅動；雙向I/O引腳執(zhí)行速度可達250MHz。該器件還應用Altera專利技術進行了重要的生產改進，進一步降低了器件的成本，提高了產品的性能價格比。因此,ACEX1K器件可用來實現許多邏輯復雜、信息量大的系統(tǒng)。但是在器件操作過程中，ACEX1K系列器件的配置數據存儲在SRAM單元中，由于SRAM的易失性，配置數據
8、在每次上電時必須被重新載入SRAM[3]。在數字系統(tǒng)設計中，一個明顯的特征就是越來越多的采用硬件描述語言來進行設計。3咸陽師范學院07屆本科畢業(yè)設計硬件描述語言HD
